Logika resistor–transistor: Perbedaan antara revisi

Konten dihapus Konten ditambahkan
SieBot (bicara | kontrib)
k +kat
Baris 20:
Menempatkan kondensator berjajar dengan setiap resistor masukan dapat mengurangi takut yang dibutuhkan tingkat penggerak untuk memanjar balik pertemuan basis-emitor tingkat digerakkan. RTL yang menggunakan teknik ini disebut dengan RCTL (resistor capacitor transistor logic).<ref name=Fadiman>{{cite book|last=Fadiman|first=J. R.|year=1956|title=TX0 Computer Circuitry|publisher=MIT Lincoln Laboratory|url=http://www.bitsavers.org/pdf/ibm/14xx/1401_CE_Drws_1962.pdf|accessdate=2008-03-04}}</ref>
Menggunakan tegangan catu kolektor yang tinggi dan dioda pemangkas mengurangi waktu pengisian kapasitas liar. Susunan ini mensyaratkan dioda memangkas kolektor ke level logika yang telah didesain. Susunan ini juga digunakan pada DTL ([[logika dioda–transistor]]).<ref name=DEC>{{cite book|last=DEC|first=Flip_Chip|year=1967|title=The Digital Logic Handbook|publisher=Digital Equipment Corporation|url=http://www.bitsavers.org/pdf/dec/handbooks/|accessdate=2008-03-08}}</ref>
 
== Lihat pula ==
*[[Gerbang logika]]
*[[Logika dioda]] (DL)
*[[Logika dioda–transistor]] (DTL)
*[[Logika transistor–transistor]] (TTL)
*[[Logika terkopel emitor]] (ECL),
*[[Logika injeksi terintegrasi]] (I2L).
*[[CMOS]]
*[[nMOS]]
== Referensi ==
{{reflist}}
 
 
{{Gerbang logika}}
*[[Kategori:Gerbang logika]]
 
[[de:Widerstands-Transistor-Logik]]