Mesin Mealy: Perbedaan antara revisi

15 bita ditambahkan ,  15 tahun yang lalu
k
~kat
Tidak ada ringkasan suntingan
k (~kat)
[[Image:Mealymachine_jaredwf.png|thumb|200px|right|Diagram fasa dari mesin Mealy sederhana]]
 
Dalam [[teori komputasi]] sebagai konsep dasar sebuah [[komputer]], '''mesin Mealy''' adalah otomasi fasa berhingga (''finite state automaton'' atau ''finite state tranducer'') yang menghasilkan keluaran berdasarkan fasa saat itu dan bagian masukan/input. Dalam hal ini, diagram fasa (''state diagram'') dari mesin Mealy memiliki sinyal masukan dan sinyal keluaran untuk tiap transisi. Prinsip ini berbeda dengan [[mesin Moore]] yang hanya menghasilkan keluaran/output pada tiap fasa.
 
Nama Mealy diambil dari "G. H. Mealy" seorang perintis mesin-fasa (''state-machine'') yang menulis karangan "A Method for Synthesizing Sequential Circuits" pada tahun 1955.
 
{{komputer-stub}}
[[Kategori:KomputerModel komputasi]]
 
[[bs:Mealyjev automat]]
112.688

suntingan